
Front-End
16-fach Diskriminator
MLU-
Interface
Memory-Lookup
Unit
Daten−Stack
Mono-Flop
10 µs
Trigger-Prozessor
ΣE / m − Matrix
ADC-Konversion
Daten-Auslese und
Software-Trigger
LSI 11 / 73
1. Stufe
2. Stufe
3. Stufe
4. Stufe
5. Stufe
τ ≈ 190 ns
τ ≈ 475 ns
τ ≈ 520 ns
τ ≈ 780 ns
τ ≥ 5 µs
t
or
Modul-
Koinzidenz
Haupt-Detektor
512 Module
Shield-Detektor
136 Module
innerer Antizähler
96 Module
m
ΣE
ST
SL
SR
SU
SD
AT
AB
AL
AR
Gate
Clear
StartStart
Reset
RAM
8192
Bytes
13 Bit Adresse
8 Bit Ausgang
M1
M2
ΣE
ST
SL
SR
SU
SD
AT
AB
AL
AR
BL
StopCe
SMU
Calcos
Neutral
Fast-Clear
Dead-Time
Super-Valid
Valid-Event
Scaler
ΣE
m
Comments to this Manuals